(資料圖)

7月3日消息，近日的VLSI 2023技術與電路研討會上，西安紫光國芯公開發(fā)表技術論文《基于小間距混合鍵合和mini-TSV的135 GBps/Gbit 0.66 pJ/bit嵌入式多層陣列DRAM》，展示了西安紫光國芯在SeDRAM方向的最新突破。

本年度的VLSI會議共收到全球投稿632篇，最終錄取212篇，只有2篇來自中國內地企業(yè)，其中1篇就是西安紫光國芯的貢獻的。

西安紫光國芯的新一代多層陣列SeDRAM，相較于上一代單層陣列結構，主要采用了低溫混合鍵合技術(Hybrid Bonding)、微型硅穿孔(mini-TSV)堆積技術。

這種內存的每Gbit(十億比特)由2048個數據接口組成，每個接口的數據速度都達到541Mbps，最終實現了業(yè)界領先的135 GBps/Gbit帶寬、0.66 pJ/bit能效，基于此實現了邏輯單元和DRAM陣列三維集成。